您当前的位置：&>&&>&
14位Pipeline ADC设计的带隙电压基准源技术
目前，被广泛应用与高精度比较器，A/D，D/A转换器，动态随机存储器等集成电路中。基准电压源是集成电路中一个重要的单元模块。它产生的基准电压精度，温度稳定性和抗噪声干扰能力直接影响到芯片，甚至整个系统的性能。特别是在D/A，A/D数据转换系统中，基准源的性能与量化器的量化精度密切相关。随着D/A，A/D精度的不断提高，精确稳定的基准源的设计成为关键。因此，设计一个高性能的基准电压源是具有十分重要的意义。1 分析电路设计及原理1.1&传统带隙基准的分析传统的带隙电压基准结构中，通过具有正温度系数的VT和一个具有负温度系数电压VBE的线性组合，在输出端得到一个对温度恒定的稳定输出Vref。图1是一个传统的带隙基准电压源。但是在实际应用中，补偿Vref中得不到补偿的高阶电压分量是设计的关键。高阶温度系数主要来自于双极晶体管的温度特性。经过整理得到：根据上式可知在大部分工艺下，通过调节电路，一阶系数项可以很容易消除。但是由于工艺参数r的值和由电阻引入的系数δ不能很好的抵消，使得高阶电压分量仍然存在。即C2项不可能消除，导致温度系数不能达到足够低。1.2&改进的高阶补偿带隙基准源为了得到温度系数足够低的带隙基准源，高阶温度系数需要进一步补偿，补偿的方法如图2所示的电路结构。在传统的电路基础上，加入补偿电路结构：由于运放A3的增益很大，运放强制Q2和R4的端电压相等，则I4=VBE，Q2／R4，电流镜使流过晶体管Q3的电流：从而在Q2，Q3的VBE之间产生一个差值Tln T项。这个差值项通过运放gm1，gm2被引入到IR1中来修正VBE,Q1中的高阶项。在图2中，输入端连接V1，V2和V2，V3的四输入运放，其输出端连接在一起，因此他们具有相同增益A1，各参数完全相同，即输出阻抗也相同：对于管子Q1，Q2，他们完全相同，所以他们的端电压只和他们集电极流过电流相关。令(常数B1，B2由电阻阻值，温度系数和管子VBE电压控制；gm1，gm2是运放A1的输入端跨导，由输入对管子的宽长比和静态工作点决定)在实际设计中，通过调节gm1，gm2来调节降低高阶项，调节R4来消除一阶项。最后进行反复优化可以获得很好的温度系数。1.3&整体电路分析这里提出的电路结构如图3所示。系统由四个模块组成：省功耗和偏置电路、运放、基准电压输出模块和高阶曲率补偿。基准核心结构和高阶曲率补偿电路部分的工作原理在前面分析的改进带隙基准中有重点讲过。图3左边所示的功耗控制开关VC1，当VC1为低电平(0)时，M6导通，M4关闭，则M7栅极点电位为高，M7关闭，则M7支路电流为0，电流镜M10，M11镜像M7支路电流，导致差分放大器的尾电流为0，差分放大器没有工作，整个电路都没有工作，处于省功耗状态；当VCl为高电平(3.3 V)时，M6关闭，M4导通，则M1到M6组成的偏置电路为M7栅极提供合适的偏置电压。Cascode结构(M8，M9，M10，M11)的偏置是由电压自偏置来实现的。同时M10，M11复制M7支路电流，M12，M13电压自偏置，为尾电流源提供偏置电压。该偏置电路提供一级折叠式共源共栅运放电路中所用的所有偏置电压。在实际电路中，为了满足匹配，偏置电路中管子的长度应该与运放中相应的管子长度相等。运算放大器是带隙电压基准源电路中的关键部分之一，其环路增益和电路的失调决定了基准源输出的精度和稳定性。为了增加电路的稳定性和降低电路的复杂度，在此尽量采用具有高增益的单级运放，而不采纳二级补偿运放。高增益的单级运放包括套筒式和折叠式运放两种，由于运放连接反馈回路，套筒式运放因输出摆幅太小而不使用，在此使用折叠式运放。2 仿真结果分析图3所示电路用0.35μm BSIM 3v3 CMOS工艺，用Cadence Spectre软件模拟得到以下的仿真结果。2.1&基准输出与电源电压关系图4是基准输出与电源电压(0～3.3 V)关系曲线。仿真结果表明：这种带隙基准电压源结构在正常工作状态下的最小电源电压可达1.6 V，输出基准电压Vref=(1.174 43±0.000 43 V)，在-40～+100℃范围内，带隙基准电压源输出电压的温度系数rTC=2.077 ppm／℃。在25℃，3.3 V下，功耗不到110μW(电路总功耗为109.89μW)。在25℃，1.6 V下，功耗不到9μW(电路总功耗为8.453μW)。对该带隙电压基准源仿真电源电压抑制比(PSRR)，得到在3.3 V电源电压下，室温且没有滤波电容时，在100 Hz下为-65 dB。要获得更好的PSRR，可以通过在基准的输出端加一滤波电容来提高PSRR。将Vref经过了一个RC低通滤波电路输出，这样可以改善输出基准电压的电源抑制能力，减小噪声干扰，并且可以减小在电路上电时的基准电压瞬态过冲。
2015年全球半导体市场规模预计将增长至3450亿美元，增幅达3.4%。新年伊始，21ic记者…
() () () () () () () () ()没人回复啊。大家是怎么设计开关的？
UID939861&帖子32&精华0&积分11033&资产11033 信元&发贴收入180 信元&推广收入0 信元&附件收入0 信元&下载支出2817 信元&阅读权限70&在线时间465 小时&注册时间&最后登录&
鄙人愚见，输出共模不一样可能是电路不对称造成的，如果这是一个之前设计好的AD，则可能是输入swing导致输出的某一侧的管子到达线性区，可以从瞬态看看关键管子的vds及vdsat。共模不稳定可能是共模反馈力度过大造成的，如果是开关电容的共模反馈，可以改变共模采样电容及反馈电容的比值试试。
至于开关，大概就是带宽和寄生了，前辈经验似乎是，THA开关的带宽达到运放带宽的4~5倍都不为过，尺寸大带宽大，当然寄生也就越大。
UID5103&帖子679&精华0&积分42673&资产42673 信元&发贴收入3365 信元&推广收入646 信元&附件收入24099 信元&下载支出22020 信元&阅读权限80&在线时间1677 小时&注册时间&最后登录&
您好fayfay，谢谢您的回复，同时有3个问题请教您一下：
1.您提到的“输入swing导致输出的某一侧的管子到达线性区”是不是指电路从采样模式进入放大模式后，不能出现“摆率”的过程？
2.您提到的“共模反馈力度过大”如何理解？
3.您提到的“THA开关的带宽”如何理解？
再次向您请教，谢谢！！！
UID508953&帖子176&精华0&积分2&资产2 信元&发贴收入895 信元&推广收入0 信元&附件收入0 信元&下载支出982 信元&阅读权限10&在线时间174 小时&注册时间&最后登录&
覺得若是output common mode voltage會有你說的變異程度，那麼FFT之後的ENOB不可能有9.8 bit這麼好!
UID5103&帖子679&精华0&积分42673&资产42673 信元&发贴收入3365 信元&推广收入646 信元&附件收入24099 信元&下载支出22020 信元&阅读权限80&在线时间1677 小时&注册时间&最后登录&
覺得若是output common mode voltage會有你說的變異程度，那麼FFT之後的ENOB不可能有9.8 bit這麼好!
suewe 发表于
我这个结果也只是在tt情况下仿真出来的。fft分析的程序就在/viewthread.php?tid=284358&highlight=下载。难道fft程序有问题？兄弟，方便的话帮我仿真一下
UID939861&帖子32&精华0&积分11033&资产11033 信元&发贴收入180 信元&推广收入0 信元&附件收入0 信元&下载支出2817 信元&阅读权限70&在线时间465 小时&注册时间&最后登录&
& & 额，其实鄙人也是菜鸟，愚见而已。
1&&进入线性区指，晶体管本来应该在输入范围的各点都有vds&vdsat,但由于设计之时没完全cover，致使在输入的某点以上，一些管子进入线性区，这会导致P、N极输出共模不一致。
2&&共模反馈也会出现不稳定的情形，之前鄙人利用理想共模反馈仿真时，发现当反馈的倍数设定过高时，会出现阁下的图示情况，于是臆断阁下的可能是类似问题。
3&&THA的带宽是运放带宽和开关带宽共同决定的，可以将开关带宽类比于运放带宽的概念，都是settle time。不过，要是阁下开关尺寸很大的话，开关的带宽可能都没啥影响了。
UID5103&帖子679&精华0&积分42673&资产42673 信元&发贴收入3365 信元&推广收入646 信元&附件收入24099 信元&下载支出22020 信元&阅读权限80&在线时间1677 小时&注册时间&最后登录&
回复&&wjx197733
& & 额，其实鄙人也是菜鸟，愚见而已。
1&&进入线性区指，晶体管本来应该在输入范围 ...
fayfay 发表于
& &回头再仿真一下放大器的输入管。
还希望大家都来指点一二啊！
UID939861&帖子32&精华0&积分11033&资产11033 信元&发贴收入180 信元&推广收入0 信元&附件收入0 信元&下载支出2817 信元&阅读权限70&在线时间465 小时&注册时间&最后登录&
& & 不一定是输入管，输出管，bias管都看看吧。
UID5103&帖子679&精华0&积分42673&资产42673 信元&发贴收入3365 信元&推广收入646 信元&附件收入24099 信元&下载支出22020 信元&阅读权限80&在线时间1677 小时&注册时间&最后登录&
回复&&wjx197733
& & 不一定是输入管，输出管，bias管都看看吧。
fayfay 发表于
& & 您做过pipeline adc吗？
[通过 QQ、MSN 分享给朋友]
欢迎访问 TI Signal chain& Pipeline ADC的噪声与采样电容的关系
Pipeline ADC的噪声与采样电容的关系
摘 要：介绍了Pipeline ADC噪声与电容的关系及减小噪声的方法，并以10位ADC为例通过噪声计算电容．ADC的主要噪声源是量化噪声和热噪声．量化噪声主要决定ADC的精度．热噪声限制了ADC的信噪比，是
【题　名】Pipeline ADC的噪声与采样电容的关系
【作　者】卢雪梅 刘士刚 石广源
【机　构】辽宁大学物理学院 辽宁沈阳110036
【刊　名】《辽宁大学学报：自然科学版》2009年 第1期 21-23页　共3页
【关键词】流水线ADC 信噪比 量化噪声
【文　摘】介绍了Pipeline ADC噪声与电容的关系及减小噪声的方法，并以10位ADC为例通过噪声计算电容．ADC的主要噪声源是量化噪声和热噪声．量化噪声主要决定ADC的精度．热噪声限制了ADC的信噪比，是提高精度的主要瓶颈．可以通过增大电容来减小．
【下载地址】
本文导航：
流水线ADC,信噪比,量化噪声
上一篇：暂无君，已阅读到文档的结尾了呢~~
PipelineADC行为模型建模与仿真
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
PipelineADC行为模型建模与仿真
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer--144.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口用于PipelineADC参考电压/电流的电路系统_电源_中国百科网
用于PipelineADC参考电压/电流的电路系统
    
当前，许多通讯系统中需要高速、高分辨率的模数转换器。相比较其他结构的ADC，流水线结构（pipeline）的ADC具有速度和功耗优势。每一级量化器和余量增益放大器都需要精密的参考电压。尤其是在多级并带有很大电容负载的高分辨率ADC上，增加了参考电压的负载。因此对于高速、高分辨率的流水线ADC，精密的参考电压必须要有缓冲器来保证一定的精度和建立时间，对于高速系统，需要参考电压保持精度和速度的情况下对电容进行充放电，这对电路设计工程师来说是一个很大的挑战，这也是很多高速ADC一般都采用外部参考电压或参考电流的原因。本文着重于在此工作条件下参考电压和参考电流的设计，同时也贯穿了系统设计的方法。文章从设计目标到芯片测试，描述了整个设计流程。这种设计方法对模拟电路设计自动化也很有借鉴意义，尤其是对模拟电路的拓扑选择和产生。本文所描述的参考系统在实际的ADC电路中实现，测试结果显示电源抑制比和温度特性比较好，非常成功的集成在10bit采样率40MSPS的pipeline ADC中。
本文第二节描述系统的架构，第三节详细介绍系统的电路实现，第四节给出了测试结果，最后总结了本文的论述。
电路架构设计
整个电路系统设计是使pipeline ADC产生对工作电源电压、生产工艺和工作温度都不敏感的参考电压和电流。带隙基准源(Bandgap)是在CMOS工艺中常用的对温度不敏感的结构，系统中还需有电压电流转换电路(V/I converter)。一般流水线ADC需要正负两个参考电平，因此需要电平移位电路(Voltage shifter)产生所需的电压。为了保证高速高精度地对电容充放电，参考电压必须采用缓冲器来(Reference buffer)得到必需的精度和建立时间。最后还需要低通滤波器(LPF)来达到系统输出的低噪声。整个系统架构如图1所示。
首先，带隙结构（模块1）产生一个基本的对电源电压、生产工艺和工作温度都不敏感参考电压，后面是一个低通滤波器（模块2），再通过电压电流转换电路得到参考电流（模块3），电平移位电路（模块4）用来产生所需要的电压，最后采用两个缓冲器（模块5）作为电压驱动。电压电流转换的最简单办法是采用电阻，但是由于芯片上的集成电阻的工艺偏差可以达到 20%，转而采用外部精密低温漂的电阻。
模块1 - 带隙基准源
图2是CMOS工艺下带隙参考电压的电路图，主要是利用双极性晶体管基极、发射极的负温度系数和热电压（kT/q）的正温度系数进行工作。整个电路的工作原理是：由于运算放大器具有很高的直流电压增益，使通过R1、R2的电压相同，通过的电流反比于电阻值的大小，因此E-B结的电压差就是：
VT 是热电压（kT/q， ~26 mV at 300 K），A1、A2分别是Q1、Q2发射极的面积。同时，这个电压也是通过R3的电压。因此，通过R2上的电压是：
由于R1、R2上的电压相同，所以
从上面的推导可以看出，输出电压是由负温度系数的基极集电极电压和正温度系数的热电压决定的。如果选定合适的R2、R3的大小，就可以得到零温漂的电压输出。
高增益的运算放大器
从上面电路可以看出，带隙电路中最关键的是保证R1、R2上的电压相同，这也就要求电路中放大器要有很高的直流增益和较大的输出驱动能力，而对信号带宽并没有较高的要求。图3所示就是放大器的结构图。放大器具有两级结构，第一级保证具有较高的增益，第二极具有较大的驱动能力。
直流增益为：
A0=gm1.rom9.gm10.rout(4)
其中，gm1是输入管M1的跨导，rom9是M9的输出阻抗，rout是输出节点的等效输出阻抗。因此为了得到较高的直流增益，就需要增加四个参数，尤其是增加M11的沟道长度。为了保证放大器的稳定性，在第一级输出上增加一个电容（Mc）。这个电容可以采用PMOS管，来节省面积和提高电源抑制比。
模块 2 - 低通滤波
为保证有高精度直流电压输出，有必要在输出端加入低通滤波器。由于对带宽没有严格要求，简单的RC滤波器就可以了。同样，为了节省面积，电容可以采用MOS管来实现。具体电路如图4。
模块 3 - 电压电流转换器
模块1产生的参考电压通过单位增益的缓冲器和外部精密的电阻就可以产生精密的电流源了。考虑到外部电阻很难估计的寄生电容、电感以及封装的影响，缓冲器应该以跟随器的形式来保证稳定。图5是电压电流转换的拓扑结构。缓冲器可以采用上文中所描述的电路来实现。
模块 4 -电平移位电路
Pipeline ADC需要两个不同大小的参考电压，因此就需要一个电平移位电路来实现，最简单的方法就是通过电阻分压来实现，具体的电路如图6。
反馈电路的建立使节点N1跟随带隙电压，因此差分电压输出为：
并且可以看到电压的大小是由电阻的比例决定的。在CMOS工艺中，电阻的比例可以很精确（可以达到0.1%）。放大器的选用同样可以采用上文所描述的电路。
模块 5- 低输出阻抗放大器
在高分辨率pipeline ADC中，多级电容使参考电压的容性负载很大。因此参考电压必须要有缓冲器做为驱动，并且缓冲器的输出阻抗要很小。具体电路如图7。
这种结构使输出阻抗很低
直流增益为其中gm2、gm4、gm6和gm8分别是MOS管M2、M4、M6和M8的跨导，gds6和gds7分别是MOS管M6和M7的小信号沟道跨导。由于这种电路结构具有比较宽的输入动态范围，因此可以适合Vrefp和Vrefn的输入。另外，板图设计由于电路的对称性，也可以进行设计复制。
综上所述，整个系统电路如图8所示。
整个电路系统作为pipeline ADC的一部分以单层poly、5层metal的DGO 、0.25um的CMOS工艺进行生产流片，整个芯片如图9所示，面积约为0.26 mm2。
整个测量是系统工作在40MHz的情况下。输出电压并不随工作电压和工作温度改变。参考电流在采用外部精密电阻下，也得到比较稳定的输出。
本文着重描述了适合高速ADC的参考电压和参考电流的产生系统，同时也描述了整个设计流程。设计方法和设计流程可以作为线路研发工程师的指导方针。测试结果证明这个参考电压和参考电流的产生系统可以为40MHz高速ADC提供高精度参考电压和电流源。
Copyright by ；All rights reserved.}